| 专利号 | 2020115004871 | 申请日 | 2020-12-18 | 专利名称 | FPGA加速的有色Petri网仿真方法及Verilog HDL代码生成工具 |
| 授权日 | 2022-05-24 | 专利权人 | 山东科技大学 | 发明人 | 张小军;陈成官;曾庆田;鲁法明;李恒忠;陈达;崔建明;王翀;刘辉;郭华;徐建建 |
| 主分类号 | G06F30/22 | 关键词 | 应用领域 | ||
| 摘要 | 本发明公开了一种FPGA加速的有色Petri网仿真方法及Verilog HDL代码生成工具，针对基于通用计算机系统的软件相较于基于FPGA的硬件系统仿真速度较慢，且难以描述Petri网的并发结构；而人工使用Verilog进行有色Petri网的描述会随有色Petri网规模的增加而难以实现的问题，本发明提供了一套标准的FPGA加速的有色Petri网Verilog HDL代码生成工具，仅需要编写Petri网描述文档，通过结构体循环方式自动生成代码，避免了人工编写的困难，将生成的Verilog描述文件经过综合、布局布线生成FPGA配置文件后，能够借助FPGA加速提高仿真的速度。 | ||||
| 创新点 | |||||
| 技术分类 | 标 签 | 战兴产业 | 新一代信息技术 新兴软件和新型信息技术服务 | ||
| 运营方式 | 合作方式 | ||||
| 联系人 | 联系电话 | 电子邮箱 | |||
| 详细说明 | |||||
